## (19)日本国特許庁 (JP) (12) 公開特許公報(A)

#### (11)特許出願公開番号

## 特開平5-127195

(43)公開日 平成5年(1993)5月25日

(51)Int.Cl. <sup>5</sup>		識別記号	庁内整理番号	FI	技術表示箇所
G 0 2 F	1/136	500	9018-2K		
	1/1335		7724-2K		
G 0 9 F	9/30	3 3 8	7926-5G		


		審査請求 未請求 請求項の数1(全 8 頁)
(21)出顯番号	特顯平3-292620	(71)出願人 000003078 株式会社東芝
(22)出顧日	平成3年(1991)11月8日	神奈川県川崎市幸区堀川町72番地
		(72)発明者 菅原 淳
		神奈川県川崎市幸区小向東芝町 1 番地 株 式会社東芝総合研究所内
		(72)発明者 上田 知正
		神奈川県川崎市幸区小向東芝町 1 番地 株 式会社東芝総合研究所内
		(74)代理人 弁理士 鈴江 武彦

#### (54)【発明の名称】 液晶表示装置

#### (57)【要約】

【目的】 画素電極とこれに隣接する信号線や走査線等 の電極との間の寄生容量を低減することができ、表示画 質の向上をはかり得る液晶表示装置を提供すること。

【構成】 行方向又は列方向に複数本配列された信号線 13と、これらの信号線13と直交する方向に複数本配 列された走査線12と、信号線13及び走査線12で囲 まれた領域にそれぞれ配置された画素電極14と、画素 電極14と信号線13との間に接続された薄膜トランジ スタ11とを具備した液晶表示装置において、信号線1 3が形成された層と画素電極14が形成された層との間 に、絶縁膜22、23を介してシールド電極15を形成 したことを特徴とする。





#### 【特許請求の範囲】

【請求項1】行方向又は列方向に複数本配列された信号 線と、これらの信号線と直交する方向に複数本配列され た走金線と、前記信号線及左手途伸で用まれる傾転にそ れぞれ配置された画素電極と、前記画素電極と信号線と の間に接続された薄膜トランジスタとを具備した液晶表 示装置とおいて、

前記信号線が存在する層と前記画素電極が存在する層と の間に、該信号線及び画業電極とそれぞれ絶縁層を介し てシールド電極を形成してなることを特徴とする被晶表 示装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、アクティブマトリック ス型の液晶表示装置に係わり、特にアレイ基板側にシールド電極を形成した液晶表示装置に関する。

#### 10000

【従来の技術】近年、海型修服の表示装置として、液晶 ディスプレイの開発が汚発に行われている。なかでも、 高画質、高精線を実現する方式として、複解トランジス タアレイを用いたアクティグマトリックス力式の液晶ディスプレイが注目されている。現在、例えばラップトップ プ型コンピュータ用の液晶ディスプレイとしては、対角 10インチサイズで画素数が縦500×機2000程度のもの が主流であるが、より高面質、高精神型ディスプレイを 目指して、またファインピッチの高精練型フジェクシ

## ッチの尚積練型ノロシェクシ Vp ) と呼ばれる電値変動が起こる $\Delta Vp = \{Cgs / (C_{rc} + Cs + Cgs + Cds)\} \times \Delta Vg$ ... (1)

【0005】この突き抜け電圧( $\Delta$ Vp)のため、両素 確位は信号機の電位で書き込むことができない、そこ で、対向電極の電位を $\Delta$ Vp分だけ変化させて突き抜け 電圧を補償したり、蓄積容量(Cs)を増やして $\Delta$ Vp を小さくしている。しかし、Cicは十定ではな次報品 かかる電圧によって変化し、また製造上の問題で画面内 のCgs。Cs、Cicを常に一定にすることはできない。 つのため、 $\Delta$ Vp 以前画面内で一定でなくなり、対向電極 の電位を調整するだけでは完全に補償することができな い。その結果、両面上でフリッカや焼き付きが問題とな る。

# $\Delta V p s = (Cds 1 \times \Delta V sig 1 + Cds 2 \times \Delta V sig 2)$ $/ (C_{1,C} + C s + Cgs + Cds 1 + Cds 2)$

### ... (2)

[0007]となる。この電位変動 $\Delta V p s$  が $17 \nu \nu$ 本頃に、言い換えれば両面の一番下の画素列を書き込む がに起こる。このため、両者新に見ると書き込みが行わ れて $\Delta V p s$  が起こるまでの時間が画面の上下で異なる ため、それが頻度の変化として現われる。また、Cds 1, Cds 2が大きくなると信号線の電位変動が画素電位 変動につながリクロストーンとなる。

【0008】これらの寄生容量をアレイ基板で見てみると、まず、Cgsは主にTFTのチャネル部分と走査線電極とソース電極(両素電極)の重なり部分で形成され

ョンの開発等が行われている。

【0003】薄膜トランジスタアレイを用いたアクティ プマトリックス方式の液晶ディスプレイの1画素構成を 図5 (a) に、その等価回路を図5 (b) に示す。図中 1はスイッチング素子としての薄膜トランジスタ (TF T)、2は走査線、3は信号線、4は画素電極である。 この装置では、走査線2が選択された時間だけTFT1 がONとなり信号線3の電圧によって、画素電極4と対 向電極(図示せず)に挟まれた液晶で形成されるコンデ ンサ (Cir.) と、アレイ基板上に作り込まれた補助容量 (Cs) が充電される。走査線2の非選択時は、TFT 1はOFFとなり、画素電極4は信号線3から切り離さ れ、画素電位が保持される。このようにして、画素電極 と対向電極との間に信号に対応した電界が生じ、液晶分 子が電界の向きに配向し、液晶を通過する光をコントロ ールする。アクティブマトリックス方式の液晶ディスプ レイの動作原理は、以上のようなものである。

【0004】ところで、漆板トランジスタアレイにおいては、寄生界量として、画素電極一走奔線間の静電容量 (Cgs)、画演電極一信号線間の静電容量 (Cds) が存 在古る。従って両線電極は、信号線、走車線と静電容量 結合しており、信号線、走車線の電位変動が同環程位に 影響を与える。走査線の電位変動が同様となるのは同議 につながる走査線のパルスが立ち下がった時で、この時 に走査線パルスの立ち下がりに応じて突き抜け電圧(Δ Vp)と呼ばれる電位変動が発足る。

【0006】一方、信号線の電位変動は常に起こるため、画素電位変化の様子は一様ではない。また、信号線の駆動方法によっても変化の様子が違うが、一例としてフレーム反転での変化の様子を説明する。フレーム反転では全ての信号線電低を同一様性とし、1フレーム毎に信号線の極性を反転するため、この極性を反転したもが最も信号線の低位変動が大きい、このともの画まきなが最も信号線の低位変動が大きい、このともの画まき

の変動 (ΔVps) は、画素電極と静電容量を持つ左右

の信号線の電位変化を ΔVsig 1, ΔVsig 2として、

またそれぞれの静電容量をCds 1, Cds 2 とすると、

る。また、Cdst主に耐素電極と信号線が接づる部分で 形成される。前速のようにディスプレイの高特線化が進 み、1つの両端のサイズがからくなってくると、各電極 間を大きく騰すことはディスプレイの開口率を大きく低 下させることとなる。従って、各電極間をできるだけ近 付けることが望ましい。このように電極関距離を近付け ると、Cds、Cgsが更に大きくなり、これらの客生容量

【0009】さて、今までは、アレイ基板の寄生容量に よる従来の諸問題について述べてきたが、液晶ディスプ

が画質を劣化させる大きな要因となってくる。

レイを光透極型デバイスとして使う場合、光による悪影響への対策を謂じなければならない。 被基物質に電圧が 掛かっていないときに表示が白或いは透明のとき、ノー マリーホワイトモードと呼ぶが、このとき画素電極と信 号線電極の間から光が顕れ、コントラストが低下してし まう。これを防ぐために従来から、対向基板に遮光性準 電膜でブラックマトリックスを形成している。しかし、 対向基板に形成するという理由で、その位置すれを考慮 してブラックマトリックスを少し大きめに形成しなけれ ばならないので、間口率を破壊にしている。

【0010】また、一旦設品を通過した光が対向電極側 のガラス基板やプラックマトリックス、成いはその後の レンズ系などに反射して前点の薄膜トランジスタのバッ クチャネルに入射すると、薄膜トランジスタのOFF時 のリーク電流となり、コントラスト低下などの画質劣化 につながるという問題がある。

【0011】その他の問題としては、被毒のエッジリバースと呼ばれる問題がある。被晶ディスプレイは、基本 的には画潔電極と対向電機との側に電界を掛け、その方 向に被馬物質が配向したの潜逸。遮断を制御するもので ある、しかし、囲業電極の強く横に信号線が存在するの で、この信号線と画素電極の間にいわば横が向の電界が 掛り、被急の配向状態を乱してしまう。これが、エッジ リバースであり、コントラスト低下などの両常分化につ ながる。被曲ディスプレイの高精細化が進むに伴い信号 線と画素電極との関係が基々狭くなり、この問題が探測 化している。

【0012】また、信号線と阿粛電極の隙間付近にある 液晶は、信号線と回素電極の電位が異なる場合、その配 向が信号線。回案の両力の電界の影響を受けている状態 である。いわば、液晶配向の遷移状態にあるといえる。 従来は、この遷移状態の液晶を通過する光は、画素電極 の電位で期間をおれず、コントラスト低下などの画質劣化 につながるので、対向基板に付けたブラックマトリック スで優い記すといった措置を取っている。これは、開口 率を低くしている原因の一つとなる。

#### [0013]

【受明が解除しようとする課題】このように従来、突き 抜け電圧を低く抑えるためには、(1) 式から分かるよう に蓄積容量(Cs)を大きくしなければならないが、そ のための電艦を形成するとことは閉口率を将く。また、 CdsやCgs等の寄生容量は両質を劣化させる要別となり、特にCdsが大きくなると信号線と両索電艦とのクロ ストークが電影に現れる。これらの寄生容量をかさくす るために電極関距離を大きく離すと、閉口率の低下につ ながる。また、高精網化が進むとエッジリバースによる 画質劣化も素視できないものなる。

【0014】本発明は、上記事情を考慮してなされたもので、その目的とするところは、電極間距離を大きく離すことなく、両素電極とこれに隣接する信号線や走査線

等の電極との間の寄生容量を低減することができ、クロ ストークの低減、C s の増大及びエッジリバースの抑制 等により、表示画質の向上をはかり得る液晶表示装置を 提供することにある。

#### [0015]

【課題を解決するための手段】本発明の骨子は、 画素電 権の存在する層と信号線の存在する層との間に、 新たに シールド電極を設置して、 両素電極に関する寄生容量の 低減を注かることにある。

[0016] 即ち本発明は、行方向又は利力的に複数本 配列された信号線と、これらの信号線と直交する力向に 複数本配列された走査線と、信号線及び走金線で囲まれ た領域にそれぞれ配置された面索電極と、画家電極と得 号線との間に接続された高減トランジスタとを具由した 総晶表示炭酸において、信号線が存在する層と画素電極 が存在する層との間に、該信号線及び画素電極とそれぞ れ絶縁層を介してシールド電極を形成するようにしたも のである。

#### [0017]

【作用」画業電極と信号線や走査線等の電接との間の砂 電容量は、2つの電極の形状と周囲の影電率、電極形状 に大きく左右される。2つの電極 (例えば、阿楽電極と 信号線電極) 関に定電位のシールド電極が存在する場 合、両楽電極から信号線電極に向かう電気力線がシール ド電極の静電シールド効果により減少する。この電気力 線の減少は、2つの電極所)を確認当の減少を接す る。従って本発明によれば、シールド電極を囲業電極と 信号線との間に形成することによって、阿楽電極とこれ に隣接する信号線との間の響気量を減少させることが できる。このため、従来技術に比べて阿素電極に関する 客生容量を伝統し、より高画質な、高精練な役易ディス ブレイの形成が耐能となる。

「日の18 本発明では、信号線と画楽電極の間の層に、絶縁板で絶縁を保らながら、シールド電極を形成し ・ 施縁板で絶縁を保らながら、シールド電極を形成し ・ 一変電低に保っことにより、信号線電極の電位変動の影響を両載電艦に名なかはあらにし、クロストークをなく すことができる。さらに、このシールド電極は、液晶に 掛ってしまう機力向の電界の最大質を抑え、前述のエッシリバースの影響を低くし、コントラスト等の表示特性 を向上させることができる。そのうえ、このシールド電 極と両素電極との間に静電登載を持つことから、これを 前述の蓄積容量(Cs)として使うことができるの、 関口率を低めたり製作工程数を増やしたりせずにすむ。 【0019】また、シールド電極をTaで形成し、その 表面を陽極酸化すれば、表面に誘電率の高・絶縁板を発 個した事態となり、前が必要解な会量(Cs)ともり大き

くすることができ、前述の突き抜け電圧や信号線・画素 のクロストークをさらに低減させることができる。 【0020】また、シールド電極を遮光性導電膜で形成 することにより、ブラックマトリックスとしての働きも 兼ねさせ、なおかつ、薄膜トランジスタのバックチャネ ルを光から守るチャネル達光膜の働きもさせることがで きる。逆に、シールド電線を週間専電膜で形成すれば、 開口率を低下させずに大きな静電容量を持った蓄積容量 (Cs)を形成でき、前述の突き抜け電圧 (ΔVp)を 低く抑えることができる。

【0021】また、シールド電極の電位を適当に調整することにより、信号線と両素電極の隙間付近の液晶の配向状態をコントロールし、ブラックマトリックス(シールド電極自身)で獲い穏さなければならない面積を減らして、開口率を上げることも可能である。

#### [0022]

【実施例】以下、本発明の詳細を図示の実施例によって 説明する。

【0023】図1は本条卵の第1の実施例に係わる液晶 ディスプレイの1面素構成を示すもので、(a) は平面 図、(b) は(a) の矢根A-A' 所面図である。図中 11はスイッチング素子としての薄膜トランジスタ(T FT)、12は定音線(ゲート線)、13は信号線、1 4は両素電板、15はシールド電板、20はガラス基 板、21,22,23は絶線を示している。

【0024】基本的な構成は従来装置と同様であるが、 本実施例ではシールド電極15を新たに設けたことを特 後としている。即ち、シールド電極15は、信号線13 が存在する陽と同業電極14が存在する層との間に配置 され、信号線13を覆うように且つ両業電極14と一部 最かるように形成されている。また、シール下電極15 と信号線13及び両業電極14との間には、絶縁概2 2,23がそれぞれ起設されている。次に、上記装置の 製造方法について説明する。

【0025】まず、ガラス基板20上にMの-Ta合金を250m埋積し、これをパターニングして、走直線 12を形成する。続いて、これらの上にゲート絵練段 1としてSiOx、SiNxをそれぞれ300nm、5 0nm埋積し、連続して活性層のa-Si, チャネル保 継続としてSiNxを、それぞれ50nm、200m埋 結する。

【0026】次いで、チャネル保護較のSiNxを島状にエッチング形成したのち、オーミックコンタクト層としての $n^-$ a -Si 層を50 nm 推積する。この後、 $n^-$ a -Si, a-Si を急状にエッチングし、走査線12の取り出し部分のゲート総録度21を除まする。

【0027】次いで、Cr, A1をそれぞれ50nm, 300nm埠間し、これをパターニングして信号線13 (ドレイン電極)、ソース電極を形成する。そして、信 号線13をマスクにして下下711のソースードレイン 電極間のn<sup>-</sup>a-Si層をチャネル保護僕とは選択的に エッチング除去する。その後、全面にSiNx 膜22を 350nm埠積してから、前記シールド電極15とし て、選光性乗電膜のCrを100nm堆積させる。な お、シールド電極15としては、必ずしも遮光性導電膜 に限らず、透明等電板の170を100nm堆積させて もよい。さらに、遮光性導電膜としてのTaを600n m堆積させて、その表面を300nmだけ陽極酸化して もよい。

【0028】款いで、全面にSiNx映23を200mm堆積し、前記と査線12の端部バッド部上と、前記ンス電極上、及び前記シールト管極15の端部バッド上のSiNxをエッチング除去する。但し、シールド電極15をTa及びその器種酸化酸で形成した場合は、このSiNx製を堆積しない。しかるの形に、両線電性としてのITOを100m単積し、エッチングによりそのパターンを形成する。このようにして、TFTアレイが形成される。そして、このTFTアレイ基板と対向電極基板との間に液晶を挿入し、封止することにより、液極差ズスプレイが形成される。

【0029】このような禁恨であれば、画茶電塩14から信号線13に向かう電気力線がシールド電旭15の静電シールド海県にお飯かする。このため、画菜電極ー信号線間の静電容量が低減し、寄生容量に起因する画質例の向上をはかることができる。なお、本裏明者らの実験によれば、突き抜け電圧、フレーム反転による画素電位変動を検出して従来装置と比較することによって、シールド電極15の形成により両素電極一信分線の間の寄生容量が減少することが構築された。

【0030】また、本実施例では、シールド電極15を一定電位に保つことにより、信号線13の電位変動の影響を画業電極14に伝えないようにし、クロストークをなくすことができる。さらに、シールド電極15は液晶に掛ってしまう模方向の電界の最大値を抑え、前述のエッジリバースの影響を少なくするので、コントラストの表示特性を向上させることができる。しかも、シールド電極15は画素電極14との間に静電容量を持つことから、これを蓄積容量(Cs)として使うことができる。

【0031】また、シールド電極15を遮光性博電膜で 形成しているので、これをブラックマトリックスとして 利用することができ、さらに下下11のパックチャネ ルを光から守るチャネル遮光膜として利用することもで きる。さらに、シールド電極15の電位を適当に調整す ることによって、信号繰13年頭末電極14の歌門付近 の液晶の配向状態をコントロールし、ブラックマトリッ クス (シールド電極自身) で栗い隠さなければならない 面積を練らして、関ロ率を上げることも可能できる。

【0032】また、シールド電極をTaで形成し、その 表面を隔極酸化すれば、表面に腎電率の高い絶縁膜を被 機した電極となり、前述の蓄積等 (Cs)をより大き くすることができ、突き抜け電圧や信号線、画素のクロ ストークをさらに低減させることができる。 【0033】図2は、本発明の第2の実施例の要部構成 を示す図であり、(a) は平面図、(b) は (a) の矢 視B-B' 断面図である。なお、図1と同一部分には同 一符号を付して、その詳しい説明は省格する。

【0034】この実施例が、先に説明した第1の実施例 と異なる点は、遊光性準電膜のシールド電極25をマス クにし、アレイ基板の裏側から光を当てで両素電極14 をセルフアラインで形成したことにある。

【0035】この実施例では、シールド電極25と両溝 電極14との間の静電容量を蓄積容量とするときに、バ ターン合わせずれによる蓄積容量の設計値からのずれを なくすことができる。また、この場合、両素電極14と シールド電極25がオーバラップしないので、絶縁膜の ピンホールによる層間ショートの恐ればない。

【0036】こで、今後の投射型減量テレビ、ビューフィンター等の高精細化への動向を考えると、画素サイズはできるだけ小さい方が望ましい。現状では、小型のものでも100μm×100μm程度である。得来的 超をして、従来のようにゲート線と同じ解し適切なたっとの書稿を重複を設けると、明コ中は外と00%であり、また、狭い面積で容量を稼ぐために蓄積容量の純縁 腰を轄電率の高いものにしたとしても、高々開口率を20%にできる程度を重要がありませた。

【0037】これに対し、第1及び第2の実施例のような構造を採用することにより、両案サイズが40μm× 40μmであるにも拘らず、閉口率52%を達成することができた。

【0038】図3は、本発明の第3の実施例の要部構成 を示す図であり、(a) は平面図、(b) は (a) の矢 視CーC' 解面図である。なお、図1と同一部分には同 一符号を付して、その詳しい説明は資格する。

【0039】この実施例では、シールド電極55を透明 専電機にし、画業電極14下のほぼ全面にも形成してい る。ここで、シールド電極35が透明であることから下 FT部分上にはシールド電極35を形成していないが、 下FT部分の遮光には別に遅光機を設ける、又は対向基 板側に遮影機を設けるようにすればよい。これによっ て、蓄積容量 (Cs)を十分に大きくすることができ、 突き抜け電圧 (ΔVp)の変動量を0.1 V以下低級 することができた。また、図3のような両縁形を取 り、ノーマリーブラックモードにすれば、両素サイズが 40μm×40μmであるにも拘らず、開口率57%を 連成することができた。

【0040】また、シールド電極35を透明導電膜で作っていれば、走金線12と信号線13をマスクにして、 アレイ基板の裏側から光を当てる所謂セルフアライン法 で両素電極14を形成することもできる。この方法により、マスクの合わせずれを考慮せずに済むようになり。 走査線12及び信号線13を光端れを防ぐブラックマト リックスとして利用することができる。これにより、前 途の調素サイズが40μm×40μmの場合で、開口率 70%を達成することができた。また、ノーマリーホワ イトモードを使えるので、コントラストを高くすること ができるようになった。

【0041】図4は、本発明の第4の実施例の要都構成 を示す図であり、(a) は平面図、(b) は (a) の失 程D-D' 断面図である。なお、図1と同一部分には同 一符号を付して、その詳しい説明は省略する。

【0042】この実施例は、基本的には第1の実施例と 同様であるが、TFTのバックチャネル上部だけシール ド電極15を除去している。なお、図中16はα-Si 等の活性層、17はSiNx等のチャネル保護膜、18 は対向電線、30は対向基板を示している。

【0043】こで、シールド電極15の電化である が、例えば対向電極と同電なにしておくと、結果的に開 口率を最大にできる。但しこの場合、TFTのパックチャネル側に正電位の電極が存在するので、TFTのリー の電流が懸念される。使って本実施例のようにバックチャネル上都だけシールド電低15を抜いでおく。もし、 TFTのパックチャネルを選光しなければならない場合 は、対向基接側にブラックマトリックスを取り付ければ とい。

【0044】なお、本発明は上述した各来施制に限定されるものではない。TFTアレイのバターン、履構造や材料等は、実施傾で用いたものに限定されるものではなく、仕様に応じて適宜変更可能である。また、シールド電極はゲート起練膜中にあってもよく、材料はCFでもよい。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。

#### [0045]

【発明の効果】以上詳述したように本発明によれば、信 号線が形成された層と画案電極が形成された層との間に シールド電極を記設し、且つこのシールド電極を遮光性 等電膜で形成することにより、次のような効果を期待で きる。

(1) 信号線と画素とのクロストークをなくすことができ \*

(2) シールド電極をブラックマトリックスとしても利用 できるので、光漏れによるコントラスト低下を防ぐこと ができる。

(3) 対向電極に反射して、薄膜トランジスタのチャネル に入射する光を遮断するチャネル遮光膜としての働きも ある。

【0046】(4) エッジリバースを低減させて、コントラストを向上させることができる。

(5) 閉口率を犠牲にせずに、なおかつ、製作工程数を増やすことなく、萎藉容量を形成できる。

【0047】(6) このシールド電極の電位を最適化すれ

ば、ブラックマトリックス(シールド電極自身が兼ねている)で覆い隠すべき面積を減らせるので、開口率を上げることができる。

【0048】また、シールド電極を、透明将電膜で形成する場合には、上記の(2)(3)の効果はないが、上記の(5)の効果の変異などできるので、前途の突き抜け電圧をさらに小さく如えることができ

る。 【図面の簡単な説明】

【図1】第1の実施例に係わる液晶ディスプレイの1画 素構成を示す図、

素構成を示す図、 【図2】第2の実施例に係わる液晶ディスプレイの1両 変構成を示す図。

【図3】第3の実施例に係わる液晶ディスプレイの1画

素構成を示す図.

【図4】第4の実施例に係わる液晶ディスプレイの1画 素構成を示す図、

【図5】従来の液晶ディスプレイの1画素構成を示す 図。

【符号の説明】

11…薄膜トランジスタ (TFT)、

12…走査線(ゲート線)、

13…信号線、


14…画素電極、

15, 25, 35…シールド電極、

20…ガラス基板、

21, 22, 22…絶縁層。

[図1]



[図3]

